今天在思考要如何用verilog實現某個功能,突然想要畫化時序圖來看看,爬文後發現下面這篇好文,所以記錄一下. https://forum.mianbaoban.cn/topic/32409_1_1.html